東芝와 富士通 등 민간기업 25개사와 經濟産業省이 설립한 공동연구조직 ‘반도체 MIRAI 프로젝트’는 2010년 무렵에 실용화가 전망되고 있는 회로선폭 45나노미터의 반도체용으로 절연막의 성막장치를 개발했다. 절연막을 질화한 뒤에 산화함으로써 절연막의 성능을 끌어올리는 새 방법을 채용했다는 것이 특징. 올 봄에 반도체 메이커의 연구개발용으로 장치공급을 개시한다. MIRAI가 개발한 직경 200밀리웨하에 대응하는 성막장치를 근거로 日立國際電氣가 직경 300밀리의 대구경(大口徑) 웨이퍼 대응장치로 개조한다. MIRAI의 연구성과가 반도체 양산설비용 300밀리 대응장치로서 제공되는 것은 2001년 8월 MIRAI 발족 이래 최초. 장치의 가격은 7억 엔 전후가 될 전망으로 우선은 일본 메이커에 한정 공급한다. 장치는 절연막 재료에 하프늄 알루미네이트(HfAlO)을 사용한다는 것이 특징으로 내외 각 사가 개별적으로 연구를 추진하고 있는 하프늄 실리케이트(HfSiO)보다도 성능이 좋은 절연막을 형성할 수 있다. 장치를 이용하여 개별적으로 양산기술 개발에 착수하면 일본 내 각 회사는 국제적인 기술개발 경쟁에서 앞설 수 있다. 하프늄 알루미네이트의 약점으로 알려져 왔던 전자의 약한 이동도를 질화처리와 산화처리를 조합시킴으로써 해결했다. 두께 2나노미터 정도의 알루미네이트 박막을 암모니아와 함께 풀림(어니링)하여 질화하고, 그 후에 산화한다. 전자의 이동도(단위는 볼트 , 초(秒) 당의 평방센티미터)는 풀림을 하기 전에 비해서 2배에 가까운 260이 되어, 현재 사용되고 있는 산화실리콘 절연막의 이론값(320정도)에 가깝다. 실리케이트에 비하면 동등 이상의 수치가 된다. 트랜지스터의 스위치에 해당하는 게이트(전극)에 부착하는 절연막의 경우는 전자의 이동도를 높일 수 있고 동시에 유전율을 높일 수 있다는 것이 트랜지스터의 성능향상으로 이어진다. 절연막을 질화처리한 뒤에 산화함으로써 유전율이 낮은 산화실리콘 층이 필요 이상으로 성장하는 것을 방지한다. 실리케이트에 비해 유전율이 높은 알루미네이트의 이점을 완벽하게 살릴 수 있다는 장점도 있다. MIRAI는 일본 내 반도체 메이커의 연구개발비 부담을 경감하기 위해서 국가가 자금을 출자하는 산학관의 공동연구조직으로 발족했다. 일본과 해외의 반도체 메이커는 이르면 올해에 65나노 반도체의 제조를 시작한다. MIRAI는 차세대인 45나노 반도체에서 일본 메이커들이 우위에 설 수 있도록 기본기술을 탑재한 장치를 개발, 제공해 나갈 방침이다. (일경산업)