KAIST 최양규 교수팀과 나노종합팹센터 공동 개발

KAIST 최양규 교수

플래쉬 메모리(flash memory)와 DRAM의 장점을 한 개의 메모리 트랜지스터에서 구현하는 차세대 퓨전 메모리(Unified-RAM)가 국내
   연구진에 의해 최초로 개발됐다.
교육과학기술부(장관 김도연)은 지난달 15일  KAIST 최양규(崔梁圭, 42세) 교수팀과 나노종합팹센터가 공동으로 기존 플래쉬 메모리와 DRAM이 한 개의 메모리 트랜지스터에서 복합기능을 수행함으로써 제작비용을 절감하고 집적도를 증대하는 차세대 퓨전메모리(URAM)를 개발했다고 밝혔다.
기존의 퓨전 메모리는 DRAM, 플래쉬, SRAM 등의 서로 다른 칩을 차례로 쌓은 멀티칩 팩키지(MCP : multi chip package)형태로 단품 여러 개를 사용할 때보다 실장 면적을 줄이는 효과는 있지만 제작비용을 낮추는 데에는 한계가 있다. 이번에 최교수팀이 개발한 퓨전메모리는 DRAM과 플래쉬 메모리 동작전압 영역이 서로 다르다는 것에 착안해 트랜지스터의 몸통 안(floating body)에 전하를 모으고 지우는 과정을 통해 DRAM을 구현한 것. 또 그 몸통 위에 게이트 및 게이트 절연막으로 소노스(SONOS)구조를 결합시키는 방식으로 차세대 퓨전 메모리를 개발했다.
URAM은 디지털 TV, 휴대용 정보기기 등의 발달에 따른 다기능·고성능화에 대응할 수 있는 차세대 퓨전메모리(fusion memory)의 일종으로 이번 개발은 반도체 메모리분야의 원천기술과 실용성을 동시에 확보하였다는 평가를 얻고 있다. 이번 연구결과에 적용된 3차원 나노구조 제작기술 및 SONOS 절연막 형성기술은 현재 사용되고 있는 표준 반도체 설계 및 공정기술을 그대로 이용할 수 있어 개발기간 단축과 추가적인 비용투자 없이 제품 개발이 가능한 장점이 있다. 
특히 퓨전 메모리 수요가 증가함에 따라 디지털 카메라·PDA·게임기·휴대폰 등에 URAM 채택이 가속화 될 것으로 기대되며, 연구팀은 퓨전 메모리 시장 점유율이 전체 반도체 시장의 5%로 가정할 때 시장규모가 2010년 150억 달러, 2015년 204억 달러에 달할 것으로 전망하고 있다.
이번 연구 결과는 나노종합팹센터의 우수한 공정기술과 장비를 활용한 공동연구로 2007년 12월 12일 미국 워싱턴D.C.에서 개최된 국제전자소자학회(International Electron Device Meeting)에서 SOI 기판 위에 URAM 소자 개념이 처음으로 증명되었으며, 2008년 6월 17일 미국 하와이에서 열렸던 ‘초고집적회로 국제학회(Symposium on VLSI Technology)’에서 SiC 기판 위에 형성한 URAM 연구결과가 발표됐다. 현재 URAM과 관련된 국내특허 5건이 출원 중이다.
안광석 기자 doraz@naver.com

용 어 설 명

비휘발성 메모리 (Non-Volatile Memory) : 전원공급이 중단되면 기억된 데이터가 모두 사라지는 DRAM과는 달리 전원공급이 중단되어도 데이터가 소실되지 않고 보존되며 전기적으로 프로그래밍과 소거가 반복적으로 가능한 기억장치.

플래쉬 메모리 (Flash) : 소비전력이 작고, 전원이 꺼지더라도 저장된 정보가 사라지지 않은 채 유지되는 특성을 지닌다. 곧 계속해서 전원이 공급되는 비휘발성 메모리로, 디램과 달리 전원이 끊기더라도 저장된 정보를 그대로 보존할 수 있을 뿐 아니라 정보의 입출력도 자유로워 디지털텔레비전·디지털캠코더·휴대전화·디지털카메라·개인휴대단말기(PDA)·게임기·MP3플레이어 등에 널리 이용된다.

DRAM : DRAM 은 읽고 쓰기가 자유로운 컴퓨터 기억장치로 데이터를 임시로 저장하는 데 주로 쓰인다. 디램은 램의 한 종류로 저장된 정보가 시간에 따라 소멸되기 때문에 주기적으로 재생시켜야 하는 특징을 가지고 있다. 구조가 간단해 집적이 용이하므로 대용량 임시기억장치로 사용된다.

퓨전메모리 (Fusion Memory) : 퓨전메모리는 디지털TV, 휴대폰 등 디지털가전의 발달에 따른 다기능화 고성능화에 대응하는 것으로 D램 플래시메모리 등 다양한 형태의 메모리와 비메모리 로직(Logic)을 하나의 칩에 결합시킨 것이다. 즉, D램의 고용량과 S램의 고속도, 플래시메모리의 비휘발성과 논리형 반도체(일종의 인공지능형 반도체)의 일부 특성 및 장점까지 통합적으로 갖춘 차세대 신개념 반도체이다.

SONOS (Silicon Gate-Oxide-Nitride-Oxide-Silicon Channel) 기술 : 높은 컨트롤 게이트전압으로 전하를 실리콘기판으로부터 상부의 얇은 산화막으로 터널링시켜 도체의 부유게이트에 저장시키는 기술적 문제들을 해결하기 위해 실리콘기판과 컨트롤 게이트 사이에 도체형 부유게이트 대신 산화막-질화막-산화막 (ONO) 의 부도체 층을 삽입하여 터널링된 전하가 질화막내의 전하저장장소 (트랩, Trap)에 저장되는 메커니즘을 이용한 전하트랩형 소자 기술이다. SONOS 기술을 이용하는 경우 전하가 저장되는 전하저장층의 두께를 10분의 1 수준으로 줄일 수 있으며 부도체를 전하저장층으로 사용함에 따라 인접한 메모리 소자간의 정보간섭 문제를 해결한 기술.

SOI (Silicon-on-Insulator) 기판 : 실리콘 기판에 형성된 얇은 산화막 위에 단결정 실리콘 박막이 형성된 웨이퍼. 실리콘 웨이퍼에 비해 가격이 비싸다는 단점이 있다. 또한 SOI 기판 상에 있는 소자는 동작 시 발생하는 열에 민감하며, 표준 실리콘 웨이퍼 위에 4개의 전극으로 이루어진 트랜지스터에 비해 전극이 3개뿐이라서 전류-전압 특성이 불안정한 문제점이 있다.

SiC (Silicon-Carbon) 박막 : 실리콘에 탄소를 삽입하여 만든 화합물로 실리콘 웨이퍼 위에 결정성장법 (Epitaxial Growth)으로 성장 시킬 수 있으며, 그 위에 다시 단결정 실리콘 박막을 결정성장법으로 결함 없이 성장 시킬 수 있다. SOI 기판에서 중간층인 산화막에 대응하는 양자역학적 장벽 역할을 하며, 실리콘 결정과 유사하여 열을 잘 발산하고 전극 형성도 가능하여, 표준 웨이퍼와 동등한 특성을 갖고 가격 측면에서도 비슷하여 양산성 관점에서 장점이 많다.