패턴축소의 한계에 다다른 종래 CMOS 반도체기술의 새로운 돌파구 마련

현재 시장에서 양산되고 있는 메모리반도체의 양산 비용을 획기적으로 낮추고, 대용량의 임베디드 메모리 블럭을 가지는 고성능 로직반도체 제품 생산을 가능하게 하는 3차원 집적회로(3D-IC)의 상용화 기술이 국내외 연구진에 의해 세계 최초로 개발됐다.
교육과학기술부는 최근 나노종합팹센터(소장 이희철), 미국 벤처기업 비상(BeSang Inc. 사장 이상윤), 스탠포드나노팹(SNF, 소장 요시오 니시) 등 3개 기관이 공동으로, 3차원 단일칩으로 구현된 집적회로를 통해 패턴축소의 한계에 다다른 종래의 CMOS 반도체 기술을 대체할 수 있는 ‘3차원 집적회로(3D-IC) 상용화 기술’을 세계 최초로 개발하였다고 밝혔다.
수평적으로 패턴 크기를 줄여서 생산성을 높이는 종래의 2차원적 반도체 제조기술이 날이 갈수록 비용이 많이 들고 기술적인 난제에 봉착함에 따라, 지난 수십 년간 반도체 업계는 3차원 반도체 제조기술 구현을 위한 많은 개발을 시도해 왔으나, 고온의 제조공정과 반도체 층간에 발생하는 결함, 제한적인 배선 개수 등으로 인하여 상용화 기술개발에 난항을 겪어 왔다.
이번에 개발된 3차원 집적회로는, 업계 표준인 180nm CMOS 기술과 8인치 실리콘반도체 웨이퍼를 이용하여 구현된 것으로, 전 공정이 섭씨 400도 이하의 저온공정으로 이루어졌다. 또한 금속배선 층을 포함하는 실리콘 반도체 기판 상에 서브마이크론(1㎛ 미만)의 두께를 가진 단결정 실리콘층을 형성한 후 그 실리콘 층에 고성능, 신뢰성이 높은 반도체 소자를 형성함으로써 단일칩 3차원 집적회로를 구현하였으며, 나노종합팹센터에서 구현된 반도체 집적회로 내에는 약 1억2천8백만 개의 수직구조 반도체 소자들이 포함되어 있다.
금번 3차원 집적회로 상용화 기술개발의 가장 큰 의의는 종래의 비아 컨텍기술을 이용하여 무한대의 3차원 중간배선을 가능하게 하였고, 한계에 다다른 종래의 CMOS 반도체 기술에 돌파구를 마련했다는 데 있다. 향후 몇 세대 기술에 걸쳐서 사용될 수 있으며, 또한 동일한 웨이퍼 면적에서 더 많은 반도체 칩 생산이 가능하게 됨으로써 반도체 집적회로의 탄생으로부터 현재까지 이어져온 2차원에서의 반도체 집적회로 생산이라는 기존의 틀을 완전히 바꾸어 반도체 생산비용을 획기적으로 낮출 수 있게 된 것이다.
3차원 집적회로 기술은 대규모 동작블록을 사용하는 메모리어레이 또는 이미지센서의 포토다이오드, 시스템온칩, 마이크로프로세서 및 첨단 반도체 칩의 메모리 컨트롤 로직회로 등의 제품제조에 있어 혁신적인 기술진보와 함께 생산비용을 초저가로 낮출 수 있는 대체기술로 평가받고 있다.
이번에 개발된 기술은 2007년 초 스탠포드나노팹에서 0.8㎛급으로 4인치 웨이퍼에서 10kb기술이 시현된 이후, 2007년 7월부터 나노종합팹센터에서 180㎚급으로 8인치 웨이퍼에서 128mb 상용화 기술을 개발한 결과로서, 세계적 수준의 나노기술 연구지원기관 간의 국제협력 성공 사례라는 또 다른 의미가 있다. 미국 벤처기업인 비상(BeSang Inc.)은 개발된 3차원 집적회로 기술을 사용해서 2009년에는 제품의 실장 검사를 마치고 시장 진입을 하는 것을 목표로 하고 있다. 이와 관련하여 비상(BeSang Inc.)에서는 3건의 원천특허 등록 및 25건의 특허를 출원 중이며, 나노종합팹센터에서는 3건의 특허를 국내외에 출원 중이다.

이 상 윤 (주)비상 대표이사

용 어 해 설
3D-IC
3D 집적회로(IC)란 집적회로를 3차원 단일칩으로 구현한 것으로, 회로의 적층 방식을 기존의 수평 방식에서 수직 방식으로 전환한 기술을 의미한다. 거의 한계에 도달한 수평 방향의 패턴 scaling 대신 수직 방향의 적층 방식을 선택함으로써 동일한 실리콘 웨이퍼 면적에 보다 많은 소자를 구현할 수 있다.
그동안 3D IC 상용화를 위한 많은 연구 개발들이 이루어져 왔지만 상용화에 성공한 경우는 없었다. 제조업체들은 3D IC 기술로 보다 낮은 제조비용과 더 높은 성능 향상 등의 목표를 달성할 수 있게 되기를 바라고 있다.
3D IC 기술은 이런 요구 사항을 충족할 만한 충분한 잠재력을 갖고 있다. 3D IC기술이 제조비용을 낮출 수 있는 이유는 이 기술은 최신 생산라인을 필요로 하지 않기 때문이다. 제조장비 가격은 차세대 기술이 나올 때마다 급등하곤 한다. 따라서 감가상각된 장비를 사용할 수 있다면 상당한 비용 절감 효과를 기대할 수 있다. 여기에 기존 제조공정을 이용하면 수율을 높이기도 훨씬 수월하다.
소자간 연결선의 길이가 짧을수록 성능은 향상될 수 있다. LSI(Large Scale IC)는 칩 와이어 길이가 길어서 신호지연 문제가 발생하는 경우가 종종 있다. 3D IC의 경우, 회로를 더 작은 유닛으로 분리하여 적층하므로 이러한 문제가 일어나는 것을 방지하기가 보다 수월하다.
참고로, 종래의 3D 패키지 기술은 단순히 완성된 2개 이상의 반도체칩을 적층하여 연결하는 방법으로서 상용화되어 쓰이고 있지만, 그 기능적 및 기술적 제약으로 인하여 휴대용 기기 등의 제한적 용도로만 사용되고 있다.