박 종 철 공학박사 전자부품연구원 수석연구원 1. 머리말 시스템 모듈 패키징(SOP:System On Package) 공정의 개념은 작은 부피 내에 시스템의 기능들을 어떻게 집적화할 수 있겠는가 하는 점에서 고려되어야 한다. 시스템의 기능들을 역할별로 분류하여 로직, 메모리 등의 디지털 기능, RF 기능, 센서 기능, 광통신 기능 등의 시스템 모듈로 분류할 수도 있고, 전기소자의 기능(능동 소자, 수동소자)별로 분류도 가능하다. 여기서는 공정적 관점에서 살펴보기 위하여, 능동소자의 패키징을 칩 스태킹 즉, MCP(Multi-Chip Packaging)기술과, 수동소자의 집적화나 기판내 삽입을 통한 멀티 칩 모듈(Multi-Chip Modu le:MCM) 기술을 바탕으로 한 SOP 공정기술을 기술하고자 한다. 다시 SOP 공정기술은, 다층 PCB 기술을 바탕으로 한 SOP-L(Laminated)기술, LTCC (Low Temperature Cofired Ceramics)기술을 바탕으로 한 SOP-C(Cofired or Ceramic), 그리고 박막기술을 바탕으로 한 SOP-D(Deposited)기술로 구분하여, 각 기술의 특징 및 현황에 대해 정리하였다. 2. 공정기술 개발 동향 가. MCP 기술 MCP는 프로세서와 메모리 등의 반도체 칩과 수동 소자를 하나의 패키지에 구현하여 모듈 또는 시스템을 구성한 것을 지칭하며, 기존의 각각 패키지된 개별 부품을 사용한 경우의 성능을 능가하는 수준의 동작을 목표로 한다. 기존의 개별 소자들을 사용할 때보다 좀더 빠른 동작과 저전력 소모의 특성을 나타내고, PCB에서 차지하는 면적도 매우 작아진다. 보청기, 캡슐형 내시경과 같이 소형이 요구되는 제품이나 배터리로 작동되는 휴대폰, 플래쉬 메모리의 고용량화 등의 분야에서 MCP 기술이 채택되고 있다. 이러한 MCP 기술은 주로 스태킹(Stacking)공정을 기본으로 하며, Bare 칩이나 패키지를 스택하거나, Bare 칩 위에 개별 수동부품들을 스택하는 방법들이 있다. Bare 칩 스택(Chip Stacking)의 경우 로직 칩과 메모리 칩을 스태킹하거나 메모리 칩끼리 쌓는 것으로, 이러한 칩들간의 전기적 연결은 그림2(a)와 같이, 주로 Wire Bonding으로 구현하지만, 최근에는 그림 2(b)에 보인 것처럼 칩에 비아(via)를 형성하여 칩간 수직적 연결을 시도하는 기술도 활발히 연구되고 있다. 또한, 여러 칩 중에서 단 한 개라도 문제가 생기면 전체에 문제가 발생하기 때문에 재사용을 고려하여 각각의 부분을 얇은 두께로 패키징하여 이들을 스태킹하는 방법도 있다(그림 3). 일본에서는 반도체 칩의 스태킹뿐 아니라 이들의 구동회로에 사용되는 개별수동부품들을 그림 4에서 보인 것처럼, 반도체 칩의 윗면에 배치하는 스태킹 기술(Parts On Chip)도 개발하고 있다. 나. SOP-L 기술 SOP-L 기술은 기존의 PCB 공정을 기반으로 내부배선을 고집적화하기 위한 마이크로비아 형성 기술과 기판 내에 수동소자를 내장하는 수동소자 내장(embedded passive) 기술로 대별될 수 있다. 마이크로비아들은 그 구조와 형성방법에 따라 AL IVH (any layer interstitial via hole), B2IT(buried bump interconnection technology), NMBI (neo-Manhattan bump interconnect), PERL(plasma etched redistribution layer), 그리고 SLC(surface laminar circuits) 등 여러 가지 종류로 나뉜다. ALIVH는 다층 빌드업(Build-up) 공정으로 형성된다. 마이크로비아는 통상적으로 뼈대층 위에 형성되는데, ALIVH는 이러한 뼈대층을 필요로 하지 않는다. B2IT는 각층에 구리 도금으로 형성된 범프(bump)를 이용하여 각층들을 전기적으로 연결한다. 그러나 비아홀(via hole) 형성 방식에서는 레이저나 드릴을 사용하는 다른 기술과 달리, 범프를 형성하고 절연층을 압착할 때, 범프가 절연층을 뚫고나오게 하여 층간 접속이 가능하게 하는 기술로 비아홀 형성공정이 필요없는 기술이다. North Corporation의 NMBI는 B2IT와 비슷한 방식이지만, 사용되는 범프재료가 구리만이 아닌 금도 사용한다. 뼈대층은 유연성 테이프를 사용한다. PERL은 엇갈리는 모양으로 마이크로비아들이 적층된 구조를 갖는다. IBM의 SLC는 높은 유리천이온도의 할로겐 프리 절연재료를 사용하며, 비아는 감광성 재료를 이용하여 식각방식으로 형성한다. IBM은 알루미나 또는 유리질 세라믹을 이용한 다층 세라믹 기판을 사용하기도 한다. 수동소자 내장 유기 기판에는 크게 2가지 타입이 있다. 첫 번째 타입은 시판되고 있는 세라믹 칩 부품 등의 표준 부품을 유기 회로 기판에 내장하여 실장 하는 방법이다. 두 번째 방법은 L, C, R 기능을 갖는 막 소자를 유기 회로기판 내부에 후막 혹은 박막 공정으로 형성하는 방법이다. 후막공정은 저항소자 및 유전체 막 소자의 형성에 대하여 유기 배선판 내열온도 이하에서 형성 가능한 저온 열경화성 수지 페이스트를 이용하는 방법과, 세라믹 등의 무기 배선판에 이용 가능한 고온소성 페이스트를 이용하여 소결형성한 후에 프린트 배선판 공정으로 유기 배선판에 실장하는 방법이 있다. 각각의 특징을 살리고 각 제조사가 여러 가지 방법으로 경쟁적으로 유기 수지 기판에 수동 부품을 내장하는 기술 개발을 추진하고 있다. 그림 5에 여러 가지 수동소자 내장기판의 예를 보여 주고 있다. 다. SOP-C 기술 대부분의 R., L, C 등의 집중 소자 및 필터 등의 분포소자는 개별(Discrete) 부품에서 세라믹 소재로 만들어 지기 때문에 기판도 세라믹 소재로 하게 되면 기판 내에 내장하기가 쉬워진다. 이러한 관점에서, LTCC(Low Temperature Cofired Ceramic) 재료를 이용하여 기판과 수동소자, 그리고 배선회로를 동시소성하는 방법이 가장 일반적으로 사용된다. 세라믹은 유기물 재료 공정의 한계인 250℃ 이상에서 공정이 이루어지기 때문에, PCB 등의 유기물 기판 보다는 가용재료의 범위가 매우 넓은 편이고, 수동소자를 내장시키기 위한 각층의 패턴 형성 방법도 여러 가지이다. LTCC기술은 850℃ 이하의 공정에서도 소성가능한 세라믹 재료를 이용하여, 배선에는 Silver Paste를, 저항체나 커패시터용 페이스트를 개개의 그린 시트 위에 프린팅한 후, 적층하여 동시에 여러 층을 소성하여 시스템 모듈을 만드는 기술이다. 현재는 주로 단말기 RF의 Front-end 단의 모듈로서 그림 6과 같이 ASM (Antenna Switch Module)이나 FE M(Front-end Module)로서 활용되고 있다. 문제는 여러 기능을 구현하기 위하여서는 필연적으로 여러 다른 재료를 사용하여야 하나, 동시 소성할 때 생기는 뒤틀림이나 치수의 불안정성 등이 우려되어, 이러한 것들을 해결할 수 있는 무수축 소성기판 제조기술, 미세회로 형성 기술 등의 개발이 이슈이다. 라. SOP-D 기술 SOP-D 기판 기술은 고집적 연결 도선과 집적화된 수동소자를 진공증착, 스퍼터링, 도금, CVD, 그리고 스핀 코팅과 같은 표준 IC 공정 기술을 사용해서 절연체 기판이나 고저항 기판에 얇은 도체와 유전막을 순차적으로 성막하여 제작한다. 각각의 층들은 표준 사진 공정 식각 (Photo-lithographic etching)이나 선택적 증착(Selective-Deposition) 공정에 의해서 구조화 된다. 그러기 때문에 연결 도선의 최소 선폭과 간격이 LTCC 보다 한 차수 작은 ~10㎛크기이다. 또한 층간 연결을 위한 비아의 크기도 LTCC 보다 한 차수 작은 크기로 구현 될 수 있어, 초고주파 영역의 응용에 상대적으로 적합하다. 이러한 기술은 IMEC, Lucent/Sychip, GEC Ples sey, 그리고 Telephus 등에서 연구되고 있다. 일례로서 그림 7은 IMEC에서 개발한 Passive Embedded SOP-D 기판의 단면(a)과 이를 사용한 5GHz 대역의 무선 LAN 시스템 모듈(b)을 보여 준다. IMEC은 SOP-D 기판을 주로 고저항 유리 기판에 유전체 중 하나인 BCB(benzocyclobutene)와 두꺼운 구리를 순차적으로 증착하여 제작하고 있다. 또한 Embedded TaN 저항과 Ta2O5 캐패시터를 Glass 기판 표면에 구현하고 있다. 그림 8은 M/A-COM에서 GMIC 기판 (a)을 사용해서 개발한 76~77 GHz 대역의 송수신기 모듈(b)을 보여주고 있다. 현재 밀리미터파 주파수 특성을 고려해서 개발된 GMIC 기판을 SOP-D 기술을 사용해서 그림 9와 같이 진화된 SOP 기판으로 구현하기 위한 연구가 진행되고 있다. 그러나 일반적으로 SOP-D 기술로 패키지된 능동 소자 및 능동 회로가 동작할 때 발생하는 열 발산문제, 소자 및 회로구성 재료의 열팽창계수와 SOP-D 기판으로 사용되는 유전체의 그것과의 불일치로 인한 플립칩 구조의 신뢰성 등이 앞으로도 해결해야 할 과제이다. 3. 맺음말 시스템 모듈 패키징 공정은 기존의 반도체 패키징 기술, 다층 PCB 및 일괄 적층 기술, HIC 기술, LT CC 기술 및 MEMS 기술 등 다양한 기술에 그 기반을 두고 있어, 완전히 새로운 개념의 공정 기술은 아니다. 그러나 유비쿼터스화, 컨버젼스화 추세에 따라, 지금까지의 단순조립 개념의 전통적인 패키징 공정 또는 패키지의 개념이 아니라, 모듈 또는 시스템 개념의 구현을 위해서는 새로운 공정, 새로운 재료의 개발이 반드시 필요하게 된다. 우리나라는 DMB, 와이브로 등 세계 IT기술의 시험장이 되고 있고, 반도체 강국이란 장점을 갖고 있어, 응용기술 개발적 측면에서는 많은 경험과 기회를 갖고 있다고 할 수 있다. 그러나 전술한 시스템 구현을 위한 신공정, 신재료 개발을 소홀히 한다면, 원천기술의 부재에 의한 기술예속국의 오명은 이번에도 벗어날 기회를 놓칠지도 모른다. 최근 정부가 많은 투자와 노력을 기울이고 있는 시스템 반도체 분야를 시스템 패키징 분야까지 확장하여 투자할 필요성을 역설해 본다. 4. 참고문헌 [1]차세대 패키지용 SOP 기술개발에 관한 산업분석, 전자부품연구원, 2005 [2]Advanced IC Packaging Markets and Trends, Electr onic Trend Publications, Inc., 2004. [3]High-Density Packaging (MCM, MCP, SIP):Market Analysis and Technology Trends, The Information Net work, 2005. [4]Sip Packaging:The New SoC?, Semico Research, 2003. 그림 1. SOP 기술의 분류 (a) (b) 그림 2. Chip Stacking 기술 (a)Wire Bonding 방식 (Amkor) (b)Via를 통한 Vertical Connection 방식(ASAT 社) 그림 3. Package Stacking 기술 (Amkor etCSPTM Stack) (일본 SIP Consortium) 그림 4. Parts on Chip 기술 그림 5. 여러종류의 Passive Embedded organic 기판 (a) 마쯔시타전기 산업의 Sheet 모양의 Flexible film상에 sputter로 두께 1㎛ 이하의 수동부품 형성 (b) Denso社의 부품내장 일괄적층 기판. 뒷면에 Al을 깔아 방열특성을 향상 시켰다. 열저항은 6℃/W (c) Sheet상에 유전체재료의 양면을 동박으로 끼운 미국 Scanmina-SCI Corp.의 Buried Capacitor 기술을 이용한 기판 (d) DT서키트테크놀로지의 부품 내장기판. 구멍을 뚫어 수동부품을 탑재했다 (e) 미 Motorola Inc. 의 부품내장기판에 이용되고 있는 아사히 화학 연구소의 저항 소자 (f) 마쯔시다전기산업의 부품내장기술 SIMPACT을 이용하여 시험제작한 RF 모듈 (g) 크로바전자공업과 Dupont 이 개발한 부품내장기판. 박막소자를 이용한다 (h) Casio 와 일본 CMK의 LSI 내장기판. 두께는 600㎛ (a) Murata ASM (b) Epcos Tri-Band FEM 그림 6. LTCC 기술을 이용한 모듈의 예 (a) (b) 그림 7. (a)IMEC에서 개발한 MCM-D 기판의 단면 (b)MCM-D 기판을 사용한 5GHz 대역의 WLAN MCP 모듈 그림 8. (a) M/A-COM에서 개발한 GMIC 기판의 단면 (b) GMIC 기판을 사용한 76GHz~77GHz 대역의 Transceiver 모듈 필자약력 ·서울대학교 금속공학 석·박사 ·한국과학기술연구원(KIST) 재료설계연구실 연구원, 선임연구원 ·현재 전자부품연구원 수석연구원