LSI의 높은 유전율 게이트 절연막으로 기대되는 알루미나 결함제어기술 개발
상호 컨덕턴스 20% 향상
富士通硏究所(川崎市, 사장 藤崎道雄)은 차세대 LSI의 높은 유전율 게이트 절연막으로 기대되는 알루미나의 결함제어기술을 개발했다. 유기금속기상성장(MOCVD)으로 알루미나를 성장할 때 질소도 미량 첨가하여 계면준위밀도를 1평방 센티미터 당 4×10의 10승 전자볼트로 반감하여 실용수준을 실현했다. 이로써 고속성의 기준인 상호 컨덕턴스가 20% 향상했다. 05년경 65나노미터 세대용으로 개발을 진행하고 있다.
이 결함제어기술은 높은 유전률의 알루미나를 MOCVD로 성장할 때 질소의 원료가스도 도입, 질소를 0.5% 첨가하는 방법. 이로써 알루미나의 산소 일부가 질소로 치환되어 결함의 저감으로 이어졌다. 이 결함은 절연막과 실리콘의 계면으로 원자간 결합이 불완전해져서 형성되는 계면준위. 여기에 전자가 잡히고, 이것이 많아지면 계면의 채널은 주행하는 전자에 영향을 주어 이동도의 저하로 이어진다.
따라서 알루미나 절연막 속의 산소와 실리콘 기판 속의 실리콘의 중간인 하전자수(荷電子數)를 가진 질소를 미량 도입, 원자간의 불완전한 결합을 보상하도록 하였다.
이렇게 하여 계면준위 밀도가 종래의 1평방 센티미터 당 8×10의 10승 전자볼트의 반으로 낮아져 실리콘 산화막의 동 2×10의 10승 전자볼트에 가까운 실용 레벨에 이르렀다. 이로써 시작한 트랜지스터의 상호 컨덕턴스는 20% 향상되어, 질소도입에 의한 효과를 확인할 수 있었다.
LSI는 미세화로 고성능화를 달성할 수 있는데, 동시에 게이트 절연막도 얇아지기 때문에 터널 전류도 무시할 수 없게 된다. 모바일 용도에서는 최대한 낮은 소비전력화를 도모하므로 고유전률의 게이트 절연막이 불가결하여 현재, 여러 종류의 재료 후보가 개발되고 있다.
이 회사도 고유전률 막으로서 산화 하프늄의 개발과 병행하여 실리콘의 고온 프로세스와 잘 어울리는 알루미나의 개발을 추진한 것으로 알루미나의 과제였던 계면준위의 저감에 성공한 것. (NK)
기사를 사용하실 때는 아래 고유 링크 주소를 출처로 사용해주세요.
https://www.cerazine.net