초전도 변환기용 프론트엔드회로 개발 최고속도 40기가헬츠 회로전체의 정상작동 실증 日立제작소는 초전도 아날로그/디지털 변환기(ADC)용 프론트엔드 회로를 개발, 최고속도 40기가헬츠로 히로 전체의 정상작동을 실증했다. 금속 니오브를 이용한 단일자속양자(FSQ)회로로 죠셉슨 소자(JJ)를 2518개 집적. 1000개를 넘는 회로에서 수 십 기가헬츠의 고속동작은 최초. 앞으로 반도체로 만드는 백엔드의 디지털 신호처리회로(DSP)와 조합시켜 제 4세대 무선통신기지국용 초전도 ADC의 실용화를 겨냥한다. 제 4세대 무선기지국용 초전도 ADC 실용화 개발한 프론트엔드 회로는 아날로그 신호를 초고속으로 샘플링하여 SFQ의 펄스 밀도신호에 디지털화한 후, 디멀티플렉서 분배기로 낮은 주파수로 낮추고 동시에 저진폭의 초전도 신호를 2밀리볼트까지 증폭하여 후단인 반도에 DSP에 중간역할을 할 때까지 실시한다. 이러한 요소회로는 이미 개발되어 있으나 고속화에 대응하여 8채널의 분배기를 고밀도로 구성하기 때문에 새로이 바이너리 트리 구조를 효율 배치, 2×2.5밀리미터로 집적했다. 또 JJ특성의 불규칙성을 고려한 타이밍의 최적설계를 시행, 최초로 1000을 넘는 집적규모로 고속동작을 실현했다. 구체적으로는 불규칙을 허용하고, JJ선로의 최적화를 꾀한다는 발상으로 앞으로의 고집적화의 열쇠가 될 것이다. 테스트용 시트프레디스터도 내장하여 32개의 변조 데이터열(列)이 레디스터에 기입되어 40기가헬츠의 정상동작을 확인했다. 무선통신에서는 아날로그 신호의 전파를 캐치한 후, 디지털 신호로 변환하여 처리한다. ADC는 그 기간이 된다. 대용량 무선통신의 제 4세대가 되면 매초 100메가 샘플링 레이트로 14비트 정도(精度)쯤의 고성능화가 필요하다고 한다. 그러나 비트 정도의 향상은 8년에 1비트의 속도라고 할 정도로 상당히 어려운 것이 현상. 그만큼 초전도를 활용하여 비트 정도를 높이고자 하는 요구는 강하다. 앞으로 후단의 반도체 DSP를 포함한 풀 초전도 ADC를 개발하는 이외에 100㎓의 초고속을 겨냥하여 고온초전도 ADC의 개발에도 도움이 되도록 해나갈 것이다. 이 연구는 文部科學省의 과학기술진흥조정비의 지원으로 이루어졌다. (NK)