매몰 산화막 실리콘 기판 이용한 굴절 SOI 트랜지스터 1.3배 고속성 실증 반도체 MIRAI 프로젝트는 매몰 산화막 실리콘(SOI)기판을 이용한 굴절 SOI 트랜지스터를 개발, 그 링 발진기에서 종래 SOI 회로보다 1.3배 고속성을 실증했다. 기생용량의 저감으로 이어지는 SOI와 높은 이동도로 이어지는 굴절 실리콘 양쪽의 이점을 아울러 가져, 미세화하지 않고 3년치 미세화에 상당하는 고속성을 실현했다. 굴절 SOI소자는 99년에 東芝가 제안한 신소자. 01년도부터 신에너지 산업기술종합개발기구(NEDO)의 위탁으로 MIRAI 프로젝트가 개발을 진행해 왔다. 굴절 SOI는 SOI기판의 절연막 위에 굴절 MOS를 얹은 구조. 굴절MOS는 격자정수가 큰 지하 실리콘 게르마층이 동작층인 실리콘층에 인장 응력을 가해서 전자나 정공이동도를 높인다. 이번에 이 굴절 SOI구조에서 CMOS의 101단 링발진기를 시작했다. 종래의 굴절이 없는 SOICMOS와 비교하여 실동작 전압에서 1.3배의 고속성을 확인. 이때의 이동도는 n형이 1.85배, p형이 1.5배였다. 신소자의 실현에는 SOI기판 위에 고품질 실리콘 게르마 박막을 형성할 필요가 있어 이번에 산화농축법을 개발했다. 일반 SOI기판 위에 퇴적한 실리콘 게르마를 고온에서 산화하여 게르마를 농축하여 얻는다. 이로써 LSI의 표준설비만으로 굴절 SOI소자를 만들 수 있어 원가 절감과 개발기간의 단축을 꾀할 수 있다. (편집부)