三菱電機는 차세대 파워소자로 기대되는 탄화실리콘에 의한 최고수준의 저저항 파워 MOS 전계효과 트랜지스터(FET)를 개발했다. 채널 형성기술과 탄화실리콘 기판 위의 MOS-FET의 구조 최적화 등으로 내압 1.2기가볼트, 전류 1암페어급으로, 옴저항율을 12.9밀리옴 평방센티미터로 절감했다. 실리콘의 절연 게이트 바이폴라 소자(IGBT)와 비교해서 인버터의 전력손실을 50% 이상 절감할 수 있다고 한다. 이 회사는 MOSFET을 제작할 때에 채널 표면의 거칠어짐을 줄이기 위해 이온 주입·열처리 후에 결정품질이 우수한 얇은 채널을 다시 성막하는 기술을 개발했다. 또 시뮬레이션으로 고내압, 저저항화에 적합한 소자구조를 설계했다. 소자 주위의 고전계 부분의 끝은 저농도 p형 이온 주입에 의한 접합 종단(終端)으로 하여 셀을 지그재그로 배치했다. 탄화실리콘은 실리콘에 비해 절연성능 표식인 절연파괴전계강도가 약 10배 높아 보다 고내압·저손실성을 기대할 수 있다. 그러나 소자를 흐르는 전류량을 제어하는 MOS채널부의 저항이 높은 등, 이론값에 비해 상당히 큰 전기저항값에 머물러 있었다. (NK)