주요 특허출원 공개내용
공개번호 10-2005-0096454
어레이 타입 적층 세라믹 캐패시터 및 그 형성 방법    - 삼성전기주식회사 -
본 발명은 다양한 어레이(array) 타입의 적층세라믹 캐패시터(multi-layer ceramic capacitor, 이하 ‘MLCC´라 한다)를 구현함으로써 전기적 특성에는 영향을 주지 않으면서 내부 전극에 의한 내부 응력의 발생을 최소화할 수 있는 어레이 타입의 MLCC 및 그 형성 방법에 관한 것이다.
본 발명은 세라믹 시트, 상기 세라믹 시트에 인쇄되어 소정의 회로를 형성하는 다수의 내부 전극 및 상기 내부 전극과 전기적으로 연결되는 다수의 외부 단자를 포함하고, 상기 내부 전극이 인쇄된 상기 세라믹 시트는 그 상층과 하층에서 내부전극이 넓은 폭과 좁은 폭이 교대로 형성되도록 적층되는 MLCC를 제공한다. 또한 상기 다수의 내부 전극은 인접한 내부전극과의 사이에 적어도 하나의 플로팅 패턴(floating pattern)을 구비하는 MLCC를 제공한다. 본 발명에 의하면, 전기적 특성은 그대로 유지하면서 칩의 내열성을 향상시키는 효과가 있다.

공개번호 10-2005-0096494
적층세라믹 캐패시터 적층장치 및 이를 이용한 적층세라믹 캐패시터의 제조방법    - 삼성전기주식회사 -
본 발명은 칩 부품의 고적층화 및 박막화 경향에 따라 세라믹시트의 적층과정 중 발생할 수 있는 주름현상 및 깨짐현상을 방지할 수 있는 적층장치 및 이를 이용한 적층 세라믹 캐패시터의 제조방법에 관한 것이다. 본 발명은 다수개의 진공 홀(hole) 및 상기 진공홀과 연결되고, 소정의 깊이로 파여서 상기 진공홀의 진공압이 전면에 고루 전달될 수 있도록 형성된 에어덕트(air duct)를 구비하는 베이스 플레이트(base plate) 및 상기 베이스 플레이트상에 그 전면을 채우도록 장착된 다수개의 블럭 플레이트(block plate)로 이루어지고, 인접하게 장착된 상기 블록 플레이트 사이에 소정 간격의 슬릿(slit)들이 형성된 블럭 플레이트층을 포함하고, 상기 진공홀의 진공압은 상기 에어덕트를 통해 베이스 플레이트의 전면으로 전달되고, 상기 블럭 플레이트층에 형성된 다수의 슬릿을 통해 세라믹 시트를 진공 흡착하도록 하는 적층 세라믹 캐패시터 적층장치를 제공한다.

공개번호 10-2005-0096759
분산성이 개선된 도전성 페이스트 제조방법    - 삼성전기주식회사 -
본 발명은 분산성이 개선된 도전성 페이스트 제조방법에 관한 것으로, 금속 파우더를 용매, 분산제 및 바인더와 분산시켜 금속 파우더 페이스트를 제조하는 단계, 유전체 세라믹 파우더·용매·바인더 및 분산제를 저점도 분산하여 유전체 세라믹 분산물을 제조하는 단계, 상기 유전체 세라믹 파우더 분산물을 박막 성형하는 단계 및 상기 유전체 세라믹 파우더의 박막 성형물을 주용매에 용해시켜 유전체 세라믹 페이스트를 제조하는 단계 및 상기 금속 파우더 페이스트와 상기 유전체 세라믹 페이스트를 혼합하는 단계를 포함하는 분산성이 개선된 도전성 페이스트 제조방법이 제공된다. 본 발명의 방법으로 도전성 페이스트를 제조하는 경우 금속 파우더 및 세라믹 파우더가 고도로 균일하게 분산되어 박막의 우수한 막밀도를 나타내는 도전성 페이스트를 제조할 수 있다.

공개번호 10-2005-0097712
가스복사버너의 세라믹 글래스 구조    - 엘지전자 주식회사 -
본 발명은 가스복사버너의 세라믹 글래스 구조를 개선하여 피가열체로의 전열효율을 향상시킴과 동시에 세라믹 글래스의 과열을 방지하기 위한 것이다. 이를 위해, 본 발명은 공기와 가스가 혼합된 혼합가스가 분출됨과 동시에 표면 연소되어 적열되는 버너매트와 상기 버너매트의 상부에 설치되는 버너하우징과 상기 버너하우징의 상부에 복개되는 세라믹 글래스를 포함하여 구성된 가스복사버너에 있어서 상기 세라믹 글래스는 상기 버너매트가 위치되는 부위에 다수개의 관통홀이 형성됨을 특징으로 하는 가스복사버너의 세라믹 글래스 구조를 제공한다.

공개번호 10-2005-0098038
발광 다이오드 패키지  
본 발명은 발광 다이오드 패키지에 세라믹 기판을 적층하여 제조함으로써, 정전기 방전(ESD)에 의한 소자 보호, 휘도 향상 및 열화 방지를 할 수 있는 발광 다이오드 패키지를 개시한다. 개시된 본 발명은 LED와 제너 다이오드가 실장되어 있는 영역을 둘러싸는 제1세라믹 기판 상기 제1세라믹 기판과 대응되도록 적층되는 제2세라믹 기판 및 상기 제1세라믹 기판과 제2세라믹 기판 사이에 적층되고, 상기 LED와 제너 다이오드의 전극단과 연결되는 신호 라인이 형성된 제3세라믹 기판을 포함하는 것을 특징으로 한다. 여기서 상기 제1세라믹 기판의 내측 둘레는 소정의 경사각이 형성되어 있고, 상기 LED 또는 제너 다이오드는 제2세라믹 기판 또는 제3세라믹 기판 상에 각각 실장되며, 상기 LED와 제너 다이오드가 실장될 때에는 동일 평면상에 실장되지 않도록, 상기 제2세라믹 기판과 제3세라믹 기판에 각각 실장되는 것을 특징으로 한다.

공개번호 10-2005-0098584
건식 타일 설치구조 및 시공방법    - 정기환 -
본 발명은 건식 타일 설치구조 및 시공방법에 관한 것으로, 바닥에 배관 또는 전선을 개재할 수 있는 상태로 다수 개 설치되며 플라스틱, 철재, 목재 또는 시멘트 등의 재질로 이루어지는 지지부재의 상부에 타일을 올려 조립함으로써 시공에 많은 시간을 필요로 하지 않고 시공법도 간편하며, 세라믹 재질의 타일을 사용함으로써 견고하고 표면에 다양한 문양을 새겨 미감을 좋게 하도록 하는 건식 타일 설치구조 및 시공방법을 제공한다.

공개번호 10-2005-0100443
반도체 패키지 및 그 제조방법    - (주)애리스테크 -
본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로 보다 자세하게는 경박단소가 가능하고 신뢰성을 확보할 수 있는 반도체 패키지 및 그 제조방법에 관한 것이다. 본 발명의 상기 목적은 금속 패턴이 형성된 유리판 액티브 영역이 형성된 웨이퍼, 상기 유리판과 웨이퍼 사이에 개재된 이방성 도전성 물질, 상기 웨이퍼 및 이방성 도전성 물질을 관통하여 상기 유리판의 소정부분까지 형성된 홈 상기 홈 및 웨이퍼의 후면에 형성된 보호막, 상기 보호막상에 형성된 금속층 및 상기 금속층상에 형성된 다수의 솔더 볼을 포함하는 것을 특징으로 하는 반도체 패키지에 의해 달성된다. 본 발명의 상기 목적은 전극이 배열되어 있는 기판, 상기 전극의 상부에 형성된 펌프 및 내부 패드 및 외부 패드를 포함하는 유리판을 포함하여 이루어지되 상기 펌프가 상기 유리판의 내부 패드와 정렬되면서 전기적 도통이 이루어지도록 접착된 것을 특징으로 하는 반도체 패키지에 의해서도 달성된다. 따라서 본 발명의 반도체 패키지 및 그 제조방법은 유리판과 웨이퍼의 전기적 도통이 금속층과 이방성 도전성 재료에 의하여 이루어지는 구조를 제안함으로써 경박단소화가 가능하고 세라믹 또는 플라스틱 몰드와 EMC의 이용이 생략되기 때문에 생산 비용의 절감 및 신뢰성을 확보할 수 있는 효과가 있다.

공개번호 10-2005-0102302
구상 성형체의 제조 방법    - 한국화학연구원 -
본 발명은 구상 성형체의 제조방법에 관한 것으로서, 더욱 상세하게는 세라믹 또는 금속 분말이 유기 라디칼 모노머 용액 중에 분산된 고농도의 수계 슬러리(slurry)를 제조하고, 상기 수계 슬러리를 오일상에 균일하게 분산시켜 구형의 액적을 제조하여 겔화(gelation)시켜서 강도를 부여하고, 이를 하소 및 소결하는 공정으로 이루어진 구상 성형체의 제조방법에 관한 것이다. 본 발명에 의하면 구의 직경의 조절이 용이하여 직경이 1mm이하인 구상 성형체를 제조할 수 있고, 오일상에 분산 후 겔화에 의하여 고화시킴으로 찌그러짐이나 응집이 없는 진구에 가깝고 직경 분포가 좁은 구 형태로 성형할 수 있으며, 상기 겔화에 의하여 강도가 부여된 구를 하소 및 소결을 거쳐 밀도 및 강도가 높은 구상 성형체를 용이하게 대량으로 제조할 수 있다.