半導體先端테크놀러지스(Selete, 茨城縣 츠쿠바시 사장 森野明彦)과 東京일렉트론은 공동으로 차세대의 초소형 트랜지스터 제조에 사용할 절연막 양산기술을 확립했다. 선폭(線幅) 65㎚LSI 실용화를 위한 큰 과제를 극복했다. 두 회사가 확립한 것은 실리콘 웨하 위에 고유전율 절연막(하이K)를 형성하는 기술. 금속산화막 전계 트랜지스터(MOSFET)로 게이트 전극을 만들기 위해 사용한다. 종래의 절연막은 이산화 실리콘계가 소재의 주류였다. Selete는 2~3㎚의 얇기에서도 전류 누전이 적은 하이K의 소재로서 하프늄산화물이 유망하다는 것을 밝혀냈다. 그 결과, 높은 집적도와 전력 절약은 실현할 수 잇었으나 트랜지스터 내부의 전자 이동인 ‘드레인 전류’의 스피드가 떨어져 가장 중요한 LSI연산속도가 늦어지는 단점이 있었다. Selete는 東京일렉트론과 협력하여 하이K 내의 이산화탄소 등 불순물이 드레인 전류의 스피드를 떨어뜨리는 원인이라고 확인. ‘텔포뮬러’라고 이름지은 東京일렉트론의 열처리 장치로 불순물의 혼입을 피하면서 웨하 위에 하이K를 형성하는 기술을 확립했다. 텔포뮬라는 웨하 25장을 장치 내부의 로에 고정. 연속하여 ①웨하 표면에 이산화실리콘 산화막을 형성 ②산화막 위에 CVD로 하이K를 형성 ③막을 가열하여 재질을 안정시킨다의 3공정을 실시한다. 열처리 시간은 모두 2시간으로 종래의 1/6로 단축했다. (CJ)