催燉喆 / 필코전자(주) 기술연구소 책임연구원 LTCC 적층기술은 고주파부품 및 전장부품 제작에 광범위하게 적용되고 있으며 점진적으로 이들 고주파 수동소자를 적층유전체 내부에 집적한 혼성모드 SiP(System in Package) 형태로 발전되고 있다. 즉 고주파 혼성모드 집적모듈 형태로 개발되는 휴대형 고주파부품은 집중소자 형태의 L, C 라이브러리와 분포소자 형태의 계단형 공진기와 이들간 결합특성을 정리한 라이브러리를 근간으로 설계되고 있다. 모듈 개발과정은 정의된 사양에 적합한 기본회로들을 설정하여 등가회로 형태로 초기단계의 설계를 수행한다. 보유한 라이브러리를 통해 소자간 결합구조를 최적화하고 적층형태의 구조설계를 거쳐 필드 해석을 통해 최종적으로 사용될 등가회로를 선택한다. 이후 주요 설계변수를 등가회로 해석결과로 선정하여 구조해석에 사용하게 된다. 혼성모드 설계시는 대면적의 전력면 및 접지면이 다중 기능하도록 위치선정을 최적화하고, 이들에 의해 형성된 평행도파관으로부터 공진모드 형태의 강한 잡음이 발생할 가능성이 크므로 잡음여유도가 약한 IC 핀에 대한 구조해석을 수행하여 비아 연결과 전극 나눔에 따른 통과 및 저지주파수대역에서의 공진모드 억제를 확인한 후 설계를 진행한다. 아래 그림은 필코전자㈜에서 혼성모듈 설계시 평행도파관 효과에 기인한 공진모드 발생과 이를 억제한 결과를 나타낸다. LTCC 모듈은 대부분의 회로가 적층형태로 내부에 구현되고, 방열성이 뛰어나 납땜이 쉽지 않는 등 소자 튜닝이 근본적으로 어렵다는 단점이 있다. 따라서 고속 디지털 모듈 등 신호 무결성이 크게 요구되는 경우 적층형 회로 구성 이전에 평면적 회로를 PCB 모듈 형태로 제작하여 시정수 R/C, decoup ling, EMI filter, loop filter, IF filter, RF filter, RF balun, 정합 L/C 와 같은 주변 부품들의 값을 튜닝을 통해 검증하여 LTCC 모듈 구성시 이와 관련된 작업을 가능한 한 줄여준다. 한편, 무선 멀티미디어 서비스 수요의 증가로 인해 고속 디지털 신호처리 모듈을 LTCC 공정기술을 이용해 휴대형으로 소형화할 필요성이 커지고 있다. 따라서 EMI/EMC, SSN(동시스위칭잡음) 및 SI(신호무결성) 등 고주파소자 내부집적 설계 이외에 추가되는 설계사양을 적층형 회로 설계시 반영해야 한다. 이를 위해 BBIC 및 RFIC 디지털신호핀 중 모듈 특성에 민감한 영향을 주는 입출력 핀에 대해 등가적인 아날로그 버퍼모델을 사용하여 주변회로를 결정하는 방법론이 필요하다. 이를 목적으로 반도체 제작사가 시스템 제작사에게 제공하는 현상적인 IBIS 모델을 일반적으로 사용한다. IBIS 모델은 고유한 표준 Syntax 내에서 일련의 driver 출력의 rise/fall time 에 따른 DC I/V 특성, I/O 버퍼의 패키징 기생성분, power/ground clamp 다이오드를 통한 ESD 특성 모델링을 포함하며 SPICE 모사도구 내 생성기 및 측정을 통해 제작한다. 현상 기반인 IBIS 모델의 단점은 정상상태 I/V 곡선을 넘어선 driver 과도상태 전이에 대한 정보는 제공치 않으므로 이를 고려한다. 아래 그림은 입출력버퍼에 적용된 아날로그 등가회로 형태의 IBIS 모델을 나타낸다. SiP 모듈 초기설계는 수동소자 라이브러리 및 deembedding 기법을 요구한다. LTCC 집적기판 속에 적층회로 형태로 구현된 수동소자를 등가회로 라이브러리로 구축하는 것은 엄밀하게 모델링된 기본구조들의 결합을 통해 수행되는 체계적이고 실험적인 과정이다. 따라서 여러종류의 수동소자를 다양하게 구성할 수 있는 간단하고, 적은수의 기본구조를 설정하는 것이 중요한 시작점이 된다. 보유한 공정 및 측정설비에 적합한 최소한의 기본구조들을 결정한 후 이것들로 구성된 여러 테스트쿠폰을 제작하여 각 기본구조에 해당하는 등가회로 모델을 최적화 알고리즘을 통해 선정한다. 이때 체계적인 deembedding 기법은 정확한 기본구조 모델링에 핵심이 된다. 즉 테스트구조에 대한 측정을 통해 얻은 산란계수의 deembedding 값과 광대역 등가회로의 입출력 산란계수(S11, S21) 특성을 일치시키기 위해 등가회로의 단위소자 값을 최적화하는데, 이때 적층회로 구조해석 모사결과를 적절히 이용한다. 아래 그림은 일반적으로 사용되는 수동소자의 등가회로 모델을 나타낸다. 최근 RF Front-end를 구성하는 고주파 IC는 com mon-mode 잡음특성을 개선하기 위해 balanced 형태의 신호입력을 갖도록 제작되는 경우가 많다. 이때 LTCC 적층회로 내에 balanced signal에 대해 RFIC 입력단과 conjugate matching 된 밸런을 집적하게 되는데 deembedding 정확도가 주는 영향은 매우 크다. 측정환경에서 생성된 불연속면에 의한 공진을 관심대역 밖으로 밀어내거나 이를 억제하기 위해 동축선의 길이를 최소화한다거나 불연속 영역의 reactance 성분을 줄이는 작업도 선행되어야 한다. 그림 4는 필코전자㈜에서 제작한 혼성모듈용 LTCC 기판 측정치로서 기판내에 적층회로로 balan ced 대역통과필터가 집적된 것으로 네트웍분석기 검침단면과 deembedding을 통해 측정면을 RFIC 입력단으로 옮긴 결과를 나타낸다. 고속 디지털 신호와 고주파 신호가 혼재하는 혼성모듈을 LTCC 공정기술로 소형화할 때 사용되는 설계기법에 대해 대략적으로 기술하였다. 즉 고주파 신호 필터링, 신호형태 변경, 신호 정합 등 일반적인 고주파 설계 이외에 필드결합 해석, 신호무결성 해석 등을 위해 고유한 모사도구를 활용하게 되며 향후 각각의 설계관점을 통합화한 모사도구가 개발될 것으로 예측된다. 한편, 전기적 특성 목적의 설계 이외에 모듈 측정을 효율적으로 수행하기 위해 모듈 출력단 중 일부를 내부 회로 검증에 할당하거나 별도의 전극 패턴을 여유공간에 배치하는 등 측정을 위한 설계여유도 확보도 향후 실무적으로 주요한 화두가 될 것이라고 판단한다. 위에서 소개한 설계기법을 적용하여 필코전자㈜에서 개발한 class-2, 2-chip 블루투스 혼성모듈의 사진을 그림 5에 나타낸다. 응용제품 적용시 추가적인 X-tal, 메모리가 필요치 않은 all-in-one 모듈로서 PCB 모듈 크기의 40%에 해당하고 0.1% BER을 만족하는 수신감도가 85dBm에 이르는 등 PCB 모듈보다 우수한 고주파 특성을 얻어 크기와 성능면에서 LTCC 공정기술의 유리함을 다시 한번 확인하였다.