東芝는 미세·고성능 CMOS용으로 현행 실리사이드 기술을 이용, 기생저항이 적은 금속접합(쇼트키 접합)형 소스/드레인 전극기술을 개발했다. 현행 실리사이드 접합계면에 불순물을 편석(偏析)시켜, 실질적으로 에너지의 벽을 낮춰서 기생저항을 저감했다. 반도체에 불순물을 확산하여 만드는 확산전극 대신에 50나노미터 이하의 고성능 CMOS를 제작할 수 있다고 한다. 신기술은 소스/드레인에도 실리사이드 합금전극을 채용하여 기생저항을 저감하는 기술. 현행 코발트 또는 니켈 실리사이드를 채용해서도 계면 부근에 불순물을 편석시키는 연구로 계면에 급격하게 생기는 쇼트키 접합 특유의 장벽을 낮출 수 있게 하였다. 불순물 편석은 쇼트키 전극계면에 고농도로 얇게 편석시킨다. 실리콘에 코발트 등의 금속을 퇴적하여 불순물을 주입하면, 접합계면을 중심으로 불순물이 고농도로 분포한다. 그후, 열처리로 금속과 실리콘을 합금하는 실리사이드화를 하면, 실리콘과의 접합계면이 깊어짐에 따라서 ‘눈 치우기 효과’로 불순물 분포도 계면을 따라서 이동한다. 이 효과로 접합계면의 쇼트키 장벽이 0.4전자볼트 이상 저하할 수 있었던 이외에 종래의 확산전극소자에 비해 크게 떨어졌던 구동전류를 동등 수준으로 개선할 수 있었다. 쇼트키 소자 특유의 단(短) 채널 효과 억제도 그대로 유지할 수 있었다고 한다. 50나노미터 세대 이후에서는 이 기생저항 저감이 큰 과제. 쇼트키 소자에 의해 기생저항이 저감할 뿐 아니라 프로세스가 간단해지는 이외에 미세화를 방지하는 단 채널 효과도 억제할 수 있는 이점도 있다. 앞으로 10나노미터급의 무산란 전자수송소자에서는 기생저항을 저감한 쇼트키형 소자가 불가결하다고 할 정도이다. 지금까지 실리사이드화할 때 전자, 정공에 대해 장벽이 낮은 신재료를 이용한 예가 있어 프로세스 개발, 적절한 사용의 필요성이 있는 등 실용화를 위한 걸림돌이 있었다. (NK)