해외기술

소형화의 원동력

편집부(외신)

세라믹은 성능 및 가격 측면에서 마이크로 전자 소자의 패키징에 사용되기에 매우 적합한 물질이다.

미래 세라믹 패키지는 미세 모듈에서 미래 반도체 칩 기술과 신뢰성에 의해 좌우될 것이다. 실리콘 칩 기술은 집적 기술의 발전으로 이어져 왔다. 현재 가장 최신 칩은 90nm의 게이트에서 65nm로 다시 45nm로 변화하여 왔고 게이트 축소는 작은 영역에서의 더 많은 상호연결을 의미하는 배선 밀도 증가를 수반한다.
예를 들면 칩 피치는 100um에서 50um로, 결국 50um 피치에서 25um 피치로 줄어들게 될 것이다. 칩은 낮은 전압에서 높은 클럭(clock)에 대한 소비전력의 증가, 즉 높은 전류를 요구하고 있다. 작은 게이트일수록 게이트 소등시 더 많은 누설전류 (leakage current )를 발생할 수 있다. 이것은 결국 시스템에서 제거되어야 할 열을 만들거나 시스템은 더 높은 동작 온도에서 구동되어야 한다. 현재의 경향은 다중 칩(multiple chip)이나 칩 위에 core로 가고 있다. (두 개(dual)의 core는 상용화 되었고, 4개의 core는 현재 시장에 나오고 있다.) 이것은 보통 hotspot을 만들면서 칩 위에 불균일하게 분포된 전력 낭비를 가지게 하므로 더 큰 금형 (die)이 필요하다. 더 좋은 성능을 얻기 위해서는 낮은 유전상수를 가진 게이트 물질이 요구된다. 실리콘 유전 물질에서는 낮은 유전율을 위한 다공성이 요구된다.
이러한 추세는 반도체 산업을 높은 전력의 더 큰 칩과 기계적인 상호 연결을 취약하게 하는 미세한 연결 피치로 가지게 한다.

환경적인 관점
패키지 기술은 또한 그린으로 되어 간다. 이것은 패키지의 색깔의 문제가 아니라 무연(lead-free)의 확산을 의미한다. 2003년 1월 유럽 의회와 유럽연방의 협의회는 전자제품에 있어 유해한 물질 이용에 대한 규제 및 제어에 관한 협약을 제정하였다.
이 협약은 자동차 제품(ELV), 재활용 물질(WEEE), 전자제품의 유해 물질(RoHs)을 포함한다.
유럽 연방에서 전자제품 판매를 위해서는 회사들은 그들의 제품에서 납을 제거해야 한다.
기판에서 칩 및 프린트된 회로 보드에 기판 연결을 위한 무연 솔더 이용의 중요성은 점차 대두되고 있다. 납 솔더를 사용하지 않으려면 215도에서 260도까지의 보드 조립 온도의 상승이 있다. 조립온도의 상승뿐만 아니라 첫 번째와 두 번째 절차의 조립 사이의 온도 차를 줄이므로 더 작은 공정을 만든다. 이것은 박판기술에 있어 상당한 어려운 기술이라고 할 수 있다. 반도체 산업에서 신뢰성 보증은 보편적으로 부품의 시스템 적용에 앞서 고전압에서 고온의 burn-in에 의해 진행되어 왔다. 지금까지 다음 세대 칩 기술의 burn-in은 같은 수준의 신뢰성을 보증하기 위해 높은 온도와 가속 전압 실험이 요구되었다. 이 조건은 종종 박판 패키지의 한계를 넘을 수도 있다. MCM 각 칩은 수율을 최대화하기 위해 조립 전에 일시적인 세라믹 기판에서 burn-in을 한다. 열 흡수를 포함한 모든 칩의 기능을 테스트하는 것과 패키지와 총체적인 상호 작용은 완전 조립된 모듈에서만 수행할 수 있다. 칩이 구동될 때 열적 팽창에 의해 생기는 응력을 줄이기 위해 박판 패키지는 칩과 박판 사이에 채워 넣기(underfill)가 필요하다. 칩을 채워 넣는 것은 불량 칩 또는 원하는 적용제품 보다 낮은 성능을 가지는 칩에 대한 재작업을 피하게 한다. 이는 칩 가격의 상승을 야기한다.
오늘날 박판 패키지 적용에 주된 어려움은 칩과 패키지 사이의 상호 작용 관점에서 찾아볼 수 있다. 높은 열팽창 계수의 유기 패키지는 칩과 연결부위, 기판에 높은 열적 응력을 유발한다. 이 응력은 낮은 원가 및 얇은 코어 박판의 고성능을 저하시킨다. 새로운 채워 넣기와 기하학적 제어를 이용한 응력 분배는 더욱이 적용분야에 있어 성공적으로 박판을 만드는 데 필요한 기술을 제공한다. 반도체 업계에서의 이러한 경향은 패키지의 신뢰성에 영향을 미치는 것들에 대한 이해와 제어를 위한 끊임없는 노력을 강조할 것이다.

핵심은 신속함에 있다
반도체 업계에서 게임이라 함은 스피드이다. 가장 빠른 시스템은 가장 느린 부분이 어디냐에 의해 좌우된다. 칩 안의 컴퓨터적인 구동은 신호가 각 부품 사이로 전달되는 짧은 거리로 인해 일반적으로 빠르다. 칩에서 나온 신호는 기판 위에 있는 부품이거나 아닌 부품을 지나가야 한다. 그것은 전자산업에 디자이너의 큰 관심이 되는 기판신호의 전파이다. 알루미나/몰리브덴 패키지는 근청석/구리 패키지에 비해 높은 유전상수와 고 저항 도체 야금을 가진다. 많은 물리적 전기적 디자인의 요구들은 알루미나/몰리브덴 시스템의 높은 주파수 성능에 제한을 만나게 된다. 알루미나 세라믹의 높은 유전상수 때문에 신호선과 인접 차폐 전압과 접지패턴 사이의 공간이 50옴의 저항을 달성할 정도로 크다. 또한 높은 유전상수는 신호전파의 손실에 영향을 준다. 결론적으로, 고저항의 몰리브덴 와이어는 야금학적으로 더 큰 I2R(줄열) 손실을 야기한다.
이러한 요소들은 높은 주파수에 영향을 주고, 특히 근청석/ 구리와 알루미나/몰리브덴 평면 파형 가이드(CPW) 분산을 비교한 다이어그램에서 보듯이 배선 길이에 영향을 준다.
이 다이어그램에 나타난 것뿐만 아니라 재료의 유전상수와 야금은 20ps의 라이징 시간의 펄스를 가지고 여기(excited)되는 기판 물질의 투과선 성능에 영향을 준다. 비행(Flight) 신호시간은 유전상수가 증가할수록 증가한다. 또한 주파수 증가에 따른 신호 분산 또는 신호의 비선형적인 지연은 유전상수가 증가할수록 증가한다. IBM은 HPGC와 9211이라고 불리는 근청석과 알루미나의 특별한 배합법을 가진다. 알루미나와 비교할 때 근청석 유전률은 기존의 기판에서 평면 파형 가이드에 대해 20GHz이상의 고속의 제품에서 근청석 적용은 25피코 이상의 개선을 보인다.
다음 페이지에서는 유전상수에 의해 영향을 받는 데이터 eye 다이어그램 관점에서 알루미나와 근청석을 비교한다. 더 많은 열린 파형은 파의 모양과 크기의 왜곡이라는 점에서 근청석의 우수한 유전율 성능을 보인다는 점을 주목해야 한다.
오늘날의 패키지에 구리와 같은 높은 전도성 금속을 이용하는 최신의 세라믹 재료 시스템은 도전이다. 앞서 언급했듯이 현재의 제조 공정은 배선 능력에 제한을 가지며, 이로써 더 많은 배선층과 보다 긴 배선이 필요하게 된다. 이것은 박판에 비해 전체적인 패키지 성능을 감소시킨다. 세라믹 기초의 패키지는 박판을 기초의 패키지에 보다 더 칩에 조화되는 TCE를 가지고, 이것은 첫 번째 절차의 우수한 신뢰성을 제공한다. 그러나 프린트된 회로판에 두 번째 절차의 연결은 박판이 첫 번째 절차에서 경험한 동일한 도전을 가져야 한다. 이 같은 도전들은 높은 부착 원가의 이익에서 대형 기판에 최상의 신뢰성을 제공하는 LGA (Land Grid Array)를 다른 연결 재료를 사용함으로써 완화시킬 수 있다. LGA의 신뢰할 만한 연결성 때문에 기판은 신뢰성과 높은 조립 수율을 보증하는 높은 강도/파괴 인성을 가진다.
칩 게이트 공간이 감소함에 따라, 방사능 종의 높은 에너지 감쇠에 의해 게이트가 트립되는 경향을 증가시킨다. 그 결과는 컴퓨터 칩에서 기능적인 성능 에러(영구 에러가 아니라 소프트 에러)이다.
이러한 에러는 에너지를 가진 핵입자가 실리콘의 뒤편이나 상호 연결 배선층들을 침입하고, 잘 감추어진 디바이스를 공격하고 파괴하는 동안 에너지를 잃으면서 발생된다. 결과적인 반동 파편은 전자의 비적(예로 hole pair)을 만든다. 세라믹 기판의 공정에 이용되는 원재료는 실리카(모래)와 같이 채석되고 정제된 자연적인 공급원에서 종종 생산된다. 방사능 동이원소인 납, 로로니엄, 우라늄, 토리엄은 이 재료에 ppb 수준으로 존재한다. 감쇠에 있어 기판에서 기판으로 이동과 반도체 디바이스에 영향을 미칠 수 있는(게이트를 스위치하고 소프트 에러를 야기시키는) 에너지를 가진 알파 입자(헬륨의 핵)의 해방이 있다. 이러한 현상들은 비록 원가의 상승을 보일지라도 작은 알파 채워 넣기와 원재료의 세정을 이용함으로써 완화시킬 수 있다. 박판 제품에서 우리는 세라믹 패키지의 이용을 제한하는 요인이 가격이라고 할 수 있다.

세라믹 패키지의 적용 분야
과거의 특별한 전자제품으로 간주되어 왔던 것은 현재 군사용 제품과 우주용 제품와 같은 낮은 부피의 제품으로 위임해 왔다. 세라믹 패키지는 최소의 부품의 가격에 영향을 주면서 전통적으로 극한 구동 조건이나 신뢰성을 요구되는 분야에 이용되어 왔다. 이 분야는 세라믹 패키지에 의해 보여진 특성을 끊임없이 요구할 것이다.
전자디바이스는 극한 조건에서 높은 성능과 신뢰성을 요구하는 제품에 더욱 더 채용되어 왔다. 패키지의 가장 큰 소비시장 중 하나는 자동차 산업이다.
자동차에 적용되는 환경은 전자 제품에 적용되는 환경에 비해 훨씬 더 가혹하다. 성능에 따른 가격, 크기, 무게의 동일한 제약은 패키지의 선택을 좌우한다. 환경적인 조건은 자동차 안의 위치에 의해 결정되고, 높은 구동 온도, 극도의 온도 변화, 높은 습도, 다양한 액체에 노출 그리고 진동이 있다. 이러한 조건 하에 매우 우수한 신뢰성은 보증 기간이 증가할수록 끊임없이 관심을 얻는다. 세라믹 기판 기술은 이 같은 요구에 초점을 두고 발전해 왔다. 오늘날 그 기술은 엔진, 변속기 그리고 브레이크 제어에 이용되고 있다.
무선 기술의 정교함으로 진화되고, 구동 밴드 폭과 주파수가 증가함에 따라 패키지의 필요성은 더욱 도전적이게 된다. 접합 배선 인덕턴스를 가지는 고주파수 적용 및 방사 감수성과 불연속 충전특성은 급격하게 성능을 저하시킬 수 있다. 주파수를 혼잡하게 하는 외부에서의 구동한 것은 소비자 개인의 네트워크, 높은 데이터 전송 네트워크와 지구로부터 우주로의 넓은 적용범위를 가지게 한다. 또한 가격은 이 같은 소비 시장에 상용화할 수 있는 구동 요소가 될 것이다. LTCC 패키지는 필터 부품에 대한 우수한 치수적인 안정성과 높은 RF에 대한 낮은 유전 손실(5GHz 이상에서 박판에 비해 낮은 손실 탄젠트) 때문에 이 같은 적용에 있어 바람직한 속성을 가진다.

미래의 패키징
반도체 기술의 경향은 덜 기계적으로 튼튼한 유전특성을 이용한 미세 연결 피치에 높은 파워가 요구되는 큰 칩으로 발전해 간다면, 고품질의 컴퓨터 시스템은 칩과 더 긴밀하게 조화를 이루는 열팽창률을 가진 안정성이 요구된다.
이러한 점을 해결하기 위해 현재 IBM에서 제시한 개념은 실리콘 캐리어의 이용이다. 이 캐리어는 기존의 반도체 제조능력과 고밀도의 배선 구성을 제공하기 위한 UV lithography를 이용하여 실리콘의 얇은 판으로 만들어진다. Via는 캐리어에 형성되고, 전도성 물질로 채워진다. 마이크로 범퍼(50um 피치에 25um는 전시되었다) 칩과 캐리어를 연결한다. 전통적인 C4 범퍼 기술은 캐리어와 기판을 부착하는 데 이용될 수 있다. 실리콘 캐리어를 기반으로 하는 System on package기술은 모듈 디자인의 유연성과 고밀도 배선과 고밀도 연결을 이용하는 높은 성능의 칩 집적을 만들 수 있는 가능성을 가진다. 게다가 수동 부품과 능동 디바이스 및 전기 광학적 구조는 시스템수준의 성능의 향상을 가져 올 수 있다.
장거리 신호 전송에 있어 광학 파이버와 wave guide의 이용은 현재 보편적이다. 그것들의 이용은 Rack 안에 부품을 연결하기 위해 고품위 서비스 제품에 해저 전선까지 확장되어 왔다. (예로, 그것은 패키징의 세 번째 수준으로 완성된다.) Fiber-optic 통합의 다음 세대는 두 번째 수준의 모듈 자체 위에 광학적 연결을 가져 올 것이고, 결국 칩 위에 집적된 광학 디바이스부터 직접 정보를 전달할 것이다. 이것은 기계적, 열적, 환경적 안정성을 가지는 향상된 수준을 요구할 것이다. 세라믹 패키징은 이러한 적용 제품에 의해 요구되는 속성을 가진다.

Multilayer 세라믹의 기회
Multilayer 세라믹 패키지는 실리콘 칩에 대한 기판으로의 이용뿐만 아니라 다른 분야에 채용할 수 있는 유일한 제조기술이 있다. 생체의학과 제약 진단 분야에서 세라믹 기판은 병원에서 기다리는 대신에 환자들의 즉석 진단과 약(drug) 테스트를 위한, 정밀하게 액체를 투여할 수 있는 집적된 microchannel로 발전되어 왔다. 다층 세라믹의 공정 유연성과 더불어 생체 호환성은 떠올리는 생체 및 제약 분야에 적용을 보는 것은 쉽다.
높은 구동 주파수의 전자디바이스의 실리콘으로의 집적과 트랜지스터의 밀도 증가는 마이크로 프로세서 조립의 더 큰 냉각 능력이 필요하다. 칩 기술의 진보는 공기 유입에 의해 보편적인 방열하는 성능을 초과하는 냉각 능력을 보증한다. Microchannel이나 분사 냉각기 같은 단상 유체를 기초로 하는 디바이스의 냉각 시스템은 고전력의 시스템의 냉각을 담당한다.
최근에는 칩의 열팽창과 조화되는 다층 유리 세라믹으로 만든 미세유체 냉각 디바이스는 70kPa 이하의 물 압력으로 가질 때 2.5 MW/m2   이상의 냉각능력을 보이고, 냉각능력 확장을 통해 MW/m2 이상도 예상할 수 있다. 이때 다층 유리 세라믹은 MLC 공정을 이용한다.
위의 MLC기술은 manifold나 separator와 같은 정밀한 micromachine을 만드는데 이용된다. 소형화의 경향이 계속될수록 이 같은 기술의 요구도 동일하게 계속된다. MLC 기술 이용을 볼 수 있는 또 다른 환경적인 적용 분야는 연료 셀 분야이다. 이 같은 적용은 학회에 급격히 발표되고 있다. 

요소 결정
전자 디바이스의 패키지에 있어 세라믹이용은 1960년대 첫 번째 건조 압착된 pin swaged 패키지를 시초로 급격히 발전되어 왔다. 오늘날 세라믹 이용은 핸드폰에서 위성까지, 자동차에서 슈퍼컴퓨터까지의 전자 사업 모든 분야에서 볼 수 있다. 극한 조건에서 기계적 열적 안정성을 보이는 세라믹 패키지는 더 많은 적용 분야에서 반드시 필요한 부분으로 자리 잡을 것이다.
가격 대 성능은 적용분야의 패키지 선택을 결정 지을 것이다. 군사용 또는 우주항공의 특별한 제품이거나 통신 및 무선 디바이스의 대량생산 제품인지에 따라 패키지 선택이 결정될 것이다.
세라믹 패키지는 시장에서 호소력있는 가격을 가진 미래 기술이 되어야 한다. 경쟁력이 있기 위해서는 원재료 및 MLC 공정기술의 가격 절감 노력이 필요하다. 그리고 그 제품들은 자동차나 고주파 무선, 광학 적용과 같은 특별한 요구에 부응하는 제품에 초점을 두어야 한다. 전자 제품이란 오늘날 삶의 한 부분이다. 전자 제품에서의 패키지는 지난 반세기에서와 마찬가지로 매우 흥미로운 일이며 오늘날 필요한 일이다. 다음 세대를 위한 도전은 이미 극복되었던 도전처럼 극복될 것이다.

감사의 글
저자는 과거와 현재 세라믹 패키지에 공헌에 대해 패키지 연구와 개발을 하고 있는 IBM 연구자들에게 감사한다. 특히 저자는 전기적 특성에 대한 도움을 주신 Warren Dyckman과 Chris Spring에게 감사하고, 실리콘 Carrier의 예를 제시한 John Knickerbocker에게 감사하고, Micro fluid의 예를 제시해 준 R. J. Bezama와 Govindararjan에게 감사한다.
                                 (Ceramic Bulletin)