성균관대 등, 1나노급 단결정 2D 반도체 채널 3D C-FET 기술 개발

단결정 2D TMD 저온 성장 기술 모식도 및 단결정 3D C-FET 반도체 소자. (자료제공: 성균관대)

성균관대학교(총장 유지범)는 박진홍 교수 연구팀이 MIT의 김지환 교수팀, 삼성종합기술원(SAIT)의 김상원·설민수 박사 연구팀과 함께 10옹스트롬(1나노미터) 이하 기술 노드에 고려되고 있는 단결정 2D 반도체 채널 기반 3D C-FET 반도체 소자 기술을 개발했다고 12월 23일 밝혔다. 

이번 연구는 기존 2D 평면 반도체의 집적도 한계를 저온 집적 공정을 통해 극복한 3D C-FET 반도체 소자 기술에 관한 것으로, 반도체 집적 기술의 혁신적인 도약을 이루었다는 평가를 받고 있다.

2D 반도체는 두께가 원자 단위 수준으로 매우 얇은 2차원 형태의 반도체 물질로 뛰어난 전기적 특성과 초박형 구조로 인해 1나노미터 이하의 고성능 및 고밀도 집적 소자 구현에 유리한 특징을 갖는다.

3D C-FET는 3차원으로 적층된 n-FET과 p-FET을 전기적으로 연결한 구조의 트랜지스터. 기존 2D 평면 소자보다 집적도를 크게 높이고 전력 효율을 개선할 수 있는 기술로. 2031년 10옹스트롬 기술 노드에 도입될 핵심 기술로 예상된다.

기존의 3D 반도체 기술은 실리콘 웨이퍼를 관통하는 TSV(Through-Silicon Via)를 이용한 방식이 주류를 이루었으나 TSV 방식은 웨이퍼 간 정렬 오류, 높은 공정 비용, 그리고 TSV가 차지하는 칩 면적 손실 등 여러 가지 문제가 있었다. 이를 해결하기 위해 연구팀은 웨이퍼 간 물리적 연결 없이 단결정 전이금속 디칼코제나이드(TMD) 채널을 직접 성장시키는 ‘모노리식(Monolithic) 3D 집적 방식’으로 접근하였다. 이 방식은 소자의 성능을 극대화하면서 물리적 연결을 최소화해 공정 효율성과 집적도를 동시에 개선할 수 있다.

특히 이번 연구에서는 상부 단결정 2D 반도체 소자 제작에 있어 기존의 700℃ 이상의 고온 공정 대신 385℃ 이하의 저온 공정을 적용하였다. 이러한 저온 공정은 이미 제작된 소자나 배선의 손상을 방지하면서도 상부 소자를 3D 모노리식 방식으로 제작할 수 있는 환경을 제공했다. 연구팀은 이를 통해 단결정 n-FET 소자를 이미 제작된 단결정 p-FET 위에 직접 집적하는 데 성공했다. 개발된 수직 CMOS 소자는 기존 2D 평면 CMOS 소자에 비해 집적 밀도를 2배 이상 향상시켰으며, TSV 기술을 대체할 수 있는 새로운 접근 방식을 제시했다.

성균관대 박진홍 교수는 “이번 연구는 기존 TSV 기술을 넘어서는 혁신적인 기술적 진전을 이뤄낸 사례”라며 “모노리식 3D 집적 방식으로 저온 공정에서 단결정 소자를 직접 성장시켜 3D C-FET 반도체 집적 기술을 실현한 것은 반도체 산업에서 중요한 기술적 도약”이라고 밝혔다. 아울러 박교수는 “이 기술은 차세대 반도체 소자의 집적도 향상뿐만 아니라, 에너지 효율을 극대화하는 데 기여할 수 있을 것으로 기대된다”며 “향후 인공지능, 데이터 센터, IoT 등 다양한 첨단 기술 분야에서 이 기술이 중요한 역할을 할 것”이라고 덧붙였다.

이번 연구 결과는 12월 18일 네이처(Nature)에 게재됐다. 해당 기술은 반도체 소자의 집적도 향상과 제조 공정 혁신을 통해 무어의 법칙(Moore's Law)의 한계를 극복할 수 있는 중요한 열쇠가 될 전망이다.

Ceramic Korea (세라믹뉴스)=이광호 ]