김 종 희 공학박사 요업(세라믹)기술원 시스템모듈사업단 단장 18세기 섬유산업의 폭발적인 발전으로 시작된 산업혁명은 철도와 자동차에 이르는 인류사회의 성장기반들을 만들어 냈으며, 20세기 후반에 들어와 컴퓨터의 발명으로 시작된 정보혁명은 인터넷 및 무선통신의 괄목할 만한 발전에 의해 2010년 이후에 유비쿼터스 환경을 이루며 또 하나 거대한 인류사회의 성장기반을 탄생시킬 것으로 예상되고 있다. 또한 세계 산업의 경쟁구조는 부품 및 소재 중심의 경쟁구도로 전환되고 있다. 인텔, 퀄컴 및 일본의 무라타등은 PC나 핸드폰을 직접 만들지 않아도 PC나 핸드폰에 장착되는 핵심부품에서 독자적인 경쟁력을 가져 막대한 부가가치를 창출하는 세계적인 부품회사로 평가받고 있다. 정부는 이러한 부품소재 산업육성을 위해 10개년 계획을 세워 추진 중에 있으며, 2010년까지 부품·소재산업 무역흑자를 500억달러 달성과 전체 수출비중 중 부품소재산업이 차지하는 비중이 50%가 되도록 성장시킨다는 계획을 강력하게 추진중인 것으로 알려져 있다. 1. 유비쿼터스 시대의 system 변화 : System의 융복합화 오늘날의 전자산업은 정보통신(IT) 관련 산업이 전부를 주도해 나가고 있다 해도 과언이 아닌 시대이다. 우리가 접하고 있는 정보의 형태는 음성, 영상 및 문자(데이터)로 나눌수 있는데, 이러한 정보들은 전화라는 수단을 이용하는 유선통신망, 휴대 단말기를 이용하는 무선통신망 및 컴퓨터를 수단으로 하는 internet 통신망등 각기 다른 수단과 network에 의해서 전달되고 있다. 이렇게 현존하는 여러 가지의 복잡한 통신망과 통신기기들은 2010년 이후의 유비쿼터스 환경하에서는 단일 통신망화되고 휴대 단말화되어 언제, 어디서나, 끊김없는 정보교환이 가능한 사회에서 생활하게 될 것이다. 유비쿼터스 환경에서의 통신망은 언급되어진 여러 가지 system이 융복합화된 100Mbps이상의 쾌속의 전송속도와 대용량의 전송량이 가능하게 되어, 통신, 방송 및 internet이 동시에 이루어지는 broad band의 multimedia 서비스망으로 발전하게 된다. 또한 단말기기도 현재의 휴대단말기 기능인 전화, 카메라, MP3, 건강기기, DMB이외에 internet까지 가능하여 항상 컴퓨팅이 가능한 환경이 되어야 한다. 이를 위해서 휴대기기에 컴퓨터기능을 추가하기 위하여 virtual keyboard, 휴대에 간편하고 신체에 부착도 가능한 flexible display등에 대한 연구 개발이 활발하게 진행되고 있다. 이러한 digital 기능을 융복화(digital convergence)하는 통신망과 휴대 통신기기의 개발에는 단위체적당의 부품 실장밀도의 괄목할 증가가 요구되고 있다. 현재의 최대 부품 실장밀도는 단위면적당(cm2) 50개이하에 머물고 있으나 상기된 유비쿼터스 환경이 실현되기 위해서는 5,000개/cm2 이상이 되어야 하는 것으로 알려져 있다. 2. Digital Convergence에 의한 부품의 변화 : 실장밀도의 폭증 Digital convergence에 대응하는 부품 실장밀도를 얻기 위한 시도는 십수년전부터 이루어지고 있었으며, 이에 대한 가장 유력한 solution으로 SoC(System on Chip)가 주목받고 있었고 현재도 능동부품뿐만 아니라 수동부품까지도 동시에 integration 가능한 방법으로 활발한 개발이 이루어지고 있다. SoC는 반도체 공정의 미세화로 여러 가지 기능의 회로를 반도체 기판상에 실현이 가능하다는 가정하에 모든 system을 하나의 반도체 칩상에 구현하려는 시도이다. 이는 유명한 Moore´s law에 의해서 진행되는 반도체회로의 집적도 향상에 의해서 가능한 사항이나 이미 반도체 공정의 정밀도가 90nm까지 미세화되어 있고 향후 ‘07년에는 65nm, ‘10년 45nm의 공정이 되어야 만 Moore´s law에 만족되는 상황이다. 그러나 물리적인 관점에서 보면 CMOS공정의 선폭이 60nm이하에서는 만족한 leakage특성을 유지하기 어려운 것으로 알려져 있다. 또한 SoC 개발시 90nm공정에 사용되는 lithography용 mask의 가격이 10억원이상이 되는 등 1개의 SoC를 개발하는 데만 드는 비용이 200억원이상이 필요한 상황이 되었고, 이는 개발된 SoC의 시장규모가 적어도 1조원 이상이 되어야 수익성이 있는 사업이 되고 있다. 현재 범용을 제외한 주문형 반도체(ASIC)의 시장은 20조원 내외의 시장으로 알려져 있다. 이러한 부품의 실장밀도를 높이기 위한 노력은 모든 부품업계에서 동시에 진행되어 오고 있었으나, 그 개발방향은 서로 차이가 많은 상황이다. 이러한 개발 움직임을 보여온 업계는 크게 세부문으로 나눌 수 있는데, 삼성전자, LG전자 및 Amkor 등 반도체 및 패키징업체, 삼성전기, LG이노텍등 전자부품업체, 그리고 삼성전기, 대덕전자 등 기판업체이다. 반도체 및 패키징업체들은 SoC등 IC 능동부품의 복합화 및 실장밀도를 높이는 방향으로 개발을 주력하고 있고, 전자부품업체는 주로 수동부품들의 소형화 및 복합화에 의한 모듈개발을, 그리고 기판업계는 선폭과 간격을 줄이는 공정으로 집적도를 높이는 동시에 부품을 내장하는 embedded기판의 개발에 주력하고 있다. 결국 반도체 및 패키징업계는 수동부품보다는 능동부품의 집적화에 주력하고 부품 및 기판업계는 수동부품만의 집적도를 높이는 방향으로 집중하는 결과를 가져와 전체 system들을 복합화해야 하는 현실에 적극 대응이 어려운 실정이다. 3. 능동부품 집적화의 변화 : Chip stacking(SiP) 기술의 대두 최근 SoC의 개발기간은 대략 8~10개월로 알려져 있는데 이는 급박하게 움직이고 있는 digital conver gence의 흐름에 대응하기에는 너무 긴 개발기간이다. 휴대폰의 예를 들어봐도 1개월에도 수십가지의 새로운 기능을 가지는 모델이 개발되고 있는 시점에서 system chip의 개발에 10개월은 너무 느린 개발속도임에는 틀림없다. 이러한 SoC의 개발기간은 앞에서 언급된 미세공정에 의한 leakage의 우려와 개발cost의 과다와 더불어 SoC의 system integration에 대한 solution으로서의 입지를 위협하는 큰 요인으로 작용하고 있는 현실이다. 이에 반도체 업계는 발빠른 대응을 하여 ‘04년 중반경부터 범용 반도체 칩들을 기존의 2차원 실장에서 3차원 실장인 chip stacking기술을 실용화한 MCP(Multi-Chip Packaging)방식이 일반화되고 있다. 범용 chip의 두께를 얇게 하여 이들을 3차원 적층하고 초기에는 wire bonding에 의한 칩간의 회로형성을 하였으나 최근에는 칩을 관통하여 칩간을 연결하거나 칩제조시 MCP에 맞게 패키징회로를 구성하여 wafer level packaging하는 경향이 뚜렷하게 나타나고 있다. 이는 앞에서 언급된 SoC의 문제점인 개발기간을 수주간으로 줄일 수 있으며, 기존의 값싼 범용 칩을 사용함으로써 개발cost나 leakage문제 마저도 해결하는 효과를 가져오고 있다. 그러나 SoC가 일부분이기는 하나 수동부품을 칩내부로 포함하는 시도를 해온 반면, chip stacking의 경우에는 수동부품의 integration에 대한 고려가 전혀 되지 않은 상황이며, 여러 칩을 stacking함으로써 생기는 발열문제 및 여러 interference문제 등을 안고 있으나 현재로서는 능동부품의 integration solution으로서 주력 또는 SoＣ의 부분적인 대체로서 강력하게 대두되고 있다. 여기서 한가지 주목해야 할 point는 현재까지 SoC에 의한 수동부품의 내제화가 업계의 통설로 여겨져 수동부품만의 integration에 큰 힘이 실리지 못한 실정이었으나 언급된 SoC의 몇 가지 큰 장애 때문에 또 다시 수동부품의 integra tion은 반도체칩의 chip stacking과 더불어 큰 개발 issue화가 되고 있는 것이다. 4. 수동부품 고집적화의 변화 : embedded 모듈의 대두 수동부품의 실장밀도 향상은 오랜기간 동안의 SMD부품 소형화와 PCB 선폭 및 간격의 감소에 의해서 진행되어 왔다. 최근의 SMD부품의 소형화는 0603을 지나 0402(0.4mm×0.2mm)의 극한 상황까지 진행되어서 실장기술(SMT)이 따라오지 못하는 현실이 되었으며, 적층기술에서도 sheet의 두께가 이미 1um미만, 전극두께도 0.7um정도까지 감소하는 초정밀 수준까지 발전을 하였다. 그러나 SMD부품의 가격은 90년대 말에 비해 1/5정도로 큰 폭 하락하여 이미 언급된 초정밀 공정에 의한 부품의 생산가와 판매가의 차가 거의 없는 최악의 상황으로 진전되고 있다. 또한 PWB기판의 경우도 배선 폭 및 간격을 50um이하까지 감소시켜 기존의 공정으로는 거의 극한 상황에 이르고 있는 실정이다. 이상과 같이 수동부품의 실장밀도 증가를 위한 노력은 부품업계와 기판업계 공히 기술적 한계에 와 있는 상황에서 90년대 중반부터 양 업계에서는 수동부품의 실장을 현재의 2차원 실장에서 기판의 내부로 내장하여 3차원적으로 실장하는 개념으로 전환하여 개발을 추진해 오고 있다. 특히 무선 휴대통신의 급격한 발달에 따라서 수동부품의 integration이 큰 문제로 대두된 90년 후반에는 LTCC기술을 이용한 RF부품의 embedded 모듈에 많은 개발이 이루어졌다. 사용주파수의 고주파화에 따른 저손실기판의 요구와 세라믹조성의 변화에 의한 다양한 유전율 변화는 LTCC의 RF부품 소재로서의 위상을 높이는 중요 요인이었다. 그러나 LTCC부품의 무선전화기 및 일부 자동차용 부품에 한정된 marketing과 소재 공정상의 제약 등에 의한 높은 생산cost등으로 business로서의 성공은 일부 일본 부품업체이외에는 이루지 못한 실정이다. 이러한 상황에서 무선시스템의 주파수가 S band(2~4GHz)이상으로 확대되면서 기존의 기판원료인 FR-4로는 대응이 불가능한 상황이 전개되고 있어 향후 LTCC 기술의 활용도는 단순한 수동부품 embedded 모듈소재만이 아닌 기존 기판소재의 대체소재로서도 고려해야 하는 중요한 시점에 와 있다고 사료된다. 이에 대응하기 위해서는 LTCC의 저손실 특성(Q 1000이상)을 유지하면서 유전율의 변화를 다양화할 수 있는 소재개발의 완성도를 높이는 노력이 시급하며, 소성 후의 13%이상의 수축에 의한 공정상의 어려움을 해결하기 위한 무수축 공정과 회로의 집적도 향상에 대응하는 초정밀 패턴기술등의 개발에 박차를 가해야 할 시점이다. 부품업체의 고집적 실장에 대한 또 다른 노력은 RF 수동부품을 MEMS공정에 의해 초소형화하는 시도가 이루어지고 있다. 기존의 회로형성 공정은 스크린 인쇄에 의한 것이 대부분을 차지하였으나 향후 active부품의 회로정밀도가 nano-scale까지 미세화해 감에 대응한 공정기술로서 MEMS공정이 고려되고 있다. RF회로의 transmition line을 비롯하여, capacitor 및 inductor까지 초소형 가공이 가능한 정도까지 개발이 이루어져 있다. 기판업계의 경우에도 앞에서 언급된 고주파대응 저손실 특성의 단점을 해결하기 위하여 기존의 FR-4보다 손실이 적은 소재에 대한 연구개발에 대해 미국 및 일본을 주축으로하여 활발히 진행되고 있다. 또한 저손실 기판소재에 세라믹을 첨가하여 유전율 및 그 이외 특성에 변화를 주는 polymer/ceramic hybrid소재 개발에도 많은 연구개발이 이루어지고 있다. 또한 기존의 build-up방식에 의한 적층공정을 세라믹 적층공법을 응용한 일괄적층공정에 대한 연구도 신소재를 이용하여 진행되고 있어, 향후 좀 더 복잡해지는 내부회로에 대응되며 생산성까지 고려된 연구도 일부 일본업체를 중심으로 이루어지고 있다. 5. System integration의 변화 : Passive와 Active 성분의 동시 integration 앞에 언급된 것처럼 반도체 및 패키징업체와 전자부품 및 기판업체가 수동부품과 능동부품 integration을 각각 다른 개념으로 보고 개발을 진행하는 한 2010년 이후의 유비쿼터스 환경에 대응되는 고집적 실장밀도를 실현하기는 매우 어려운 상황이라고 본다. 이에 유비쿼터스 환경에 대응 가능한 새로운 개념의 system integration이 미국과 일본을 중심으로 진행되고 있다. 이는 하나의 패키지 내에 RF, Digital, Opto 및 Sensor등 다양한 시스템이 포함된 System Module에 대한 연구인데, 그 이름을 SoP(System on Package) 또는 SiP(System in Package)라고 부르고 있다. SoP라는 용어는 미국의 Geogia Tech.을 중심으로 불리워지고 있으며, 이들은 chip stacking기술인 MCP(Multi-Chip Packaging)를 SiP라 부른다. 일본에서는 SiP라는 용어 하나만을 사용하며 두 개념을 모두 의미하고 있다. 아래의 개념도에서 보듯이 현재까지는 각각의 모듈로 제조되던 RF, Digital 및 Sensor회로들을 하나의 패키지내에 포함시켰으며, 각각의 회로에 사용되는 대부분의 수동부품들은 능동부품이 표면실장된 하부층에 embedding시킨 형태를 하고 있다. 이러한 형태의 부품 integration이 실현된다면 5,000개/cm2의 초고밀도 실장도 가능하리라 본다. 이와 같은 SoP를 개발하기 위해서는 앞에서 언급된 능동부품과 수동부품의 integration을 위한 기술들이 총망라되어야만 한다. 능동부품의 integ ration에서는 물론 SoC에 대한 꾸준한 개발이 필요할 것이며, 현재의 경제성 및 생산성면을 고려해 볼 때 MCP에 대한 공정 안정성 확보가 시급하다. 특히, 90nm이하의 초미세 공정으로 이루워진 반도체 칩과 embedded 기판사이의 interconnection은 매우 중요한 공정이 될 것이며, 이는 MEMS공정의 초정밀 가공만이 가능하리라 본다. 수동부품의 integration은 세라믹(LTCC) 또는 polymer의 저손실 소재개발이 우선되어야 할 것이며, 이 소재에 세라믹 additive 첨가에 의한 다양한 기판특성의 개발이 필요하다. 특히 high-K의 dielectric은 Digital회로의 Decoupling capacitor로 활용될 것이며, 약간의 유전상수 변화에 따라 원하는 size의 RF embedded회로를 구성할 수 있을 것이다. 또한 embedded 저항 및 인덕터 소재에 대한 개발도 시급히 진행되어야 할 것이다. 이러한 소재개발은 SoP 실현의 가장 기본적인 요구사항으로 실현을 위해서는 꼭 달성되어야 하는 과제이다. 이외에도 세라믹 공정상의 문제 즉, 무수축공정 및 정밀 패턴형성 기술 개발과 polymer의 일괄적층 공정기술등의 개발도 매우 중요한 요소이며, 초정밀 구조를 위한 MEMS공정의 개발도 시급한 실정이다. 또한 SoP는 지금까지 경험하지 않았던 복합회로이므로 이에 따른 mixed signal, 즉 RF/Digital회로간 또는 Digital/Sensor회로간에 대한 새로운 개념의 system 설계기술이 필요하며, 회로간의 interference 및 heat dissipation에 대한 설계 등 여러 sytem설계기술의 개발도 불가피한 상황이다. 이렇듯 새로운 System Module의 개발을 위해서는 새로운 소재와 공정기술 및 설계기술의 개발이 동시에 이루어져야 하며 이를 위해서는 위에서 언급된 3개군의 산업계와 학/연의 협력체계가 시급히 구축되어야 할 것이다. 현재의 새로운 System Module(SoP)은 아직 도입단계에 있으므로 국내에서도 집중적이고 신속한 연구투자와 개발이 이루워진다면 성숙기에 접어들기 전에 미국, 일본 등과 기술격차 없이 산업기반을 구축할 수 있을 것이며, 일시 침체기에 접어드는 듯한 국내의 부품소재산업에 일대 도약의 기회가 될 수 있으리라 본다. Sharp사 4칩 적층형 메모리 Fuzitsu사 2칩 적층형 논리 LSI 적층형 SIP Sharp사는 2001년 말부터 4칩 적층형 CSP 메모리의 양산을 개시했다. 위에서 순서대로 4M비트 SRAM, 16M비트 NOR형 플래시 EEPROM, 16M비트 유사 SRAM, 64M비트 NOR형 플래시 EEPROM이다. 이 CSP 메모리를 탑재한 휴대전화기가 출시되었다. 후지쯔사는 MPEG2 인코더 LSI(상단)와 SiP는 1.4mm 두께에 4개의 칩이 적층되어 있으나, wafer와 기판의 두께를 1/4까지 감소시켜 1.2mm 두께에 8개의 chip적층이 가능하게 되었다. 필자약력 ·동경공대 무기재료공학과 박사 ·University of Washington, MSE 석사 ·한양대 재료공학과 학사 ·삼성전기 중앙연구소, 연구임원(상무) ·KIST 세라믹스부 Post-Doc ·뉴세라믹스연구소 선임연구원 ·국방과학연구소 연구원